在线研讨会 | 为人工智能芯片优化缓存一致性互连

高速缓存一致性互连和存储器子系统，使异构多核芯片能够在处理元件之间更有效地共享数据。这为诸如AI支持的自动驾驶系统等要求苛刻的应用，优化了系统性能和功耗。

此次网络研讨会由Arteris和新思科技共同主办，我们将回顾缓存一致性互连优化的挑战，以及使用虚拟原型进行早期分析的好处；并将展示一个嵌入式视觉案例研究，其中包括新思科技Platform Architect Ultra和Arteris Ncore Cache Coherent Interconnect IP，同时将介绍一个快速且符合Platform Architect的仿真模型。

此次网络研讨会面向系统设计人员、芯片架构师、硬件工程师以及参与针对异构多核芯片和电子系统的缓存一致架构开发的项目经理。

研讨会中的案例可以为架构师说明以下问题：

演讲嘉宾

 

Holger Keding

新思科技芯片验证事业部虚拟原型解决方案架构师

Holger Keding在德国Aachen University of Technology (RWTH)获得电子工程的博士学位。他拥有在系统级设计和验证的各个领域20多年的工作经验，包括算法开发、RTL 验证、虚拟验证和芯片建构探索。Holger如今和他的应用工程专业团队共同负责对新思科技平台架构解决方案的定义、实现和开发。

Malte Doerper

新思科技芯片验证事业部产品营销经理

Malte Doerper拥有超过15年系统级设计经验，包括研究、工程、产品管理和商业扩展。他曾在CoWare领导日本地区的服务操作，随着CoWare被并购后加入新思科技。在Coware任职之前，Malte是一名在德国Aachen University of Technology综合信号处理系统研究院的研究员。 

Rocco Jonack

Arteris高级解决方案架构师

Rocco Jonack拥有RWTH Aachen的电子工程硕士学位，并有着20多年芯片设计的经验，包括硬件设计、架构模拟和虚拟平台模拟等。Rocco在Arteris支持系统级模拟模型工作。在那之前，Rocco在Intel担任虚拟模型模拟和软件验证，也曾在Sonics、新思科技和Sican担任过不同的工作。